IC數(shù)字驗(yàn)證工程師（1名）
- 作者:
- 來源:
- 日期 : 2024-03-20
必備的知識(shí)與技能：
- 熟悉Verilog/SystemVerilog驗(yàn)證語言，熟悉UVM驗(yàn)證方法學(xué)；
- 熟悉Perl/cshell等驗(yàn)證腳本語言；
- 有C/C++編程經(jīng)驗(yàn)，熟悉AMBA/AXI總線協(xié)議，有SOC系統(tǒng)驗(yàn)證經(jīng)驗(yàn)。
- 負(fù)責(zé)芯片模塊級(jí)測(cè)試點(diǎn)提取，驗(yàn)證方案、策略制定；
- 負(fù)責(zé)搭建驗(yàn)證平臺(tái)、驗(yàn)證用例的開發(fā)和驗(yàn)證，覆蓋率收集及驗(yàn)證報(bào)告編寫；
- 與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，配合芯片設(shè)計(jì)工程師查找修復(fù)設(shè)計(jì)缺陷；
- 測(cè)試平臺(tái)開發(fā)，基于高級(jí)硬件語言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成；
- 協(xié)同設(shè)計(jì)和軟件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。
- 電子工程、微電子相關(guān)專業(yè)，本科以上學(xué)歷，3年以上工作經(jīng)驗(yàn)；
- 精通Verilog/SystemVerilog驗(yàn)證語言，熟悉UVM驗(yàn)證方法學(xué)；
- 熟悉Perl/cshell等驗(yàn)證腳本語言；
- 有C/C++編程經(jīng)驗(yàn)，熟悉AMBA/AXI總線協(xié)議，有SOC系統(tǒng)驗(yàn)證經(jīng)驗(yàn)；
- 有良好的溝通能力和團(tuán)隊(duì)合作精神，責(zé)任心強(qiáng)具備敬業(yè)精神。
